常用边沿触发器电路结构和工作原理

边沿触发器的类型很多，有利用CMOS传输门的边沿触发器、维持阻塞型触发器，有利用门电路传输延迟时间的边沿触发器等。不管哪种类型的边沿型触发器，都能实现触发器的次态仅仅取决于CP时钟脉冲的下降沿（或上升沿）到达时刻输入信号的状态，而与其他时刻触发器输入信号的状态无关。因此，边沿型触发器大大提高了工作的可靠性，增强了抗干扰能力。下面利用门电路传输延迟时间的边沿触发器为例，介绍边沿触发器的工作原理。

1、电路结构和工作原理

图1所示为利用门电路传输延迟时间的边沿JK触发器。

图1 边沿JK触发器

由图1可知，该电路由两个与或非门G₁、 G₂和两个与非门G₃、G₄组成。其中G₁、 G₂组成基本RS触发器，G₃、G₄组成输入控制电路。G₃、G₄门的传输延迟时间大于基本RS触发器的翻转时间。

当CP=0时，G₃、G₄门被锁定在高电平，输入信号J、K被封锁，即R=S=1。同时与门A、C被封锁，基本RS触发器通过与门B、D传输。此时由于R=S=1，因此基本RS触发器状态保持不变。即CP=0时，无论输入端J、K状态如何，触发器保持原态不变。

当CP=1时，G₃、G₄、A、C门均被打开，此时各门电路的输出为

(1)

可见，当CP=1时，不论输入端J、K状态如何，触发器保持原态不变。

当CP的上升沿到达时（CP从0跳转为1的瞬间），门A、C首先被打开，由于G₃、G₄、传输延迟的存在，输入端J、K的变化不影响G₃、G₄的输出，S、R仍为1，此时触发器状态仍然保持原态。当延迟过后，触发器仍然保持原态不变，分析过程同CP=1时。因此，当CP为上升沿时触发器保持原态不变。

当CP的下降沿到达时（CP从1跳转为0的瞬间），由于CP直接加在G₁、G₂和门外侧的两个与门A、C上，门A、C首先被封锁，其外侧的两个与门B、D的输入端S、R则需要经过一个传输延迟时间才能随CP=0而变为1。因此，在S、R没有变为“1”之前，仍然保持CP下降前的值，即

设CP的下降沿到达前，触发器的状态为Qⁿ=0，=1，输入端J=1，K=0，此时G₃、G₄的输出为S=0，R=1。当CP的下降沿到达的瞬间，G₁门的两个与门A、B各有一个输入为零，故此时G₁门的输出Q^{n 1}=1。G₁门的输出反馈到G₂的两个输入上，与门C的两个输入均为“1”，使G₂门的输出。G₂门的输出又反馈到G₁门的输入端。由于G₃门的传输延迟时间足够长，可以保证在S消失低电平之前，的低电平已经反馈到了B门的输入端，使G₁门的输出仍然保持高电平。当G₃、G₄门延迟之后，G₃、G₄被封锁，输入端J、K的变化不再影响输出，其输出S=R=1，因此基本RS触发器保持原态不变。

当输入端J、K取其他状态的值时，其分析方法相同，请读者自行分析。

利用上述分析方法，可以得到图6-2-8 所示边沿型JK触发器的特性表如表1所示。其逻辑图形符号如图2所示。

图2 边沿JK触发器的图形符号

CP	J	K	Qn	Qn 1
×	×	×	×	Qn
	0	0	0	0
	0	0	1	1
	0	1	0	0
	0	1	1	0
	1	0	0	1
	1	0	1	1
	1	1	0	1
	1	1	1	0

根据触发时刻的不同，边沿型触发器又分为上升沿和下降沿触发器两种类型。如果触发器是在时钟脉冲CP的下降沿触发，即为下降沿边沿触发器，逻辑符号中时钟脉冲CP靠边框处的圆圈表示下降沿触发，符号“>”表示边沿触发类型。如果触发器是在时钟脉冲CP的上升沿触发，即为上升沿边沿触发器，逻辑符号中时钟脉冲CP靠边框处没有圆圈表示上升沿触发。

2、动作特点

从上面的分析可知，边沿触发器的次态仅仅取决于时钟脉冲CP的下降沿(或上升沿)到达时输入端的逻辑状态，而与其他时刻输入端的状态无关。这就是边沿触发器的动作特点。这一特点大大提高了触发器的工作稳定性和抗干扰能力，在数字电路中得到广泛的应用。

例1 在图3所示的下降沿边沿JK触发器电路中，已知时钟脉冲CP的波形和触发器输入端J、K的波形如图3所示。试画出触发器输出端Q的波形。设触发器的初始状态为0。

图3 例1图