钟控双稳态触发器

具有时钟脉冲CP（Clock Pulse）输入端的双稳态触发器称为钟控双稳态触发器。钟控双稳态触发器输出状态的改变不仅取决于输入端信号，还决定于时钟脉冲信号。
按电路结构，钟控双稳态触发器可分为四门基本型、主从型和维持阻塞型等。
按逻辑功能，钟控双稳态触发器可分为RS触发器、T触发器、JK触发器和D触发器等。
按触发方式，钟控双稳态触发器可分为电平触发、主从触发和边沿触发等。
1．JK触发器
JK触发器是一种功能完善的触发器，右图所示是主从型JK触发器的逻辑符号。图中C处有“○”且加“∧”，可知触发器的触发方式采用时钟脉冲下降沿触发。J和K为输入控制端。
JK触发器的特性方程为



2．D触发器
D触发器的逻辑符号如下图所示，其真值表见下表。
D触发器的特性方程为

在触发方式上，D触发器采用的是边沿触发。在逻辑符号中，C处没有“○”有“∧”，可知D触发器是在时钟脉冲的上升沿接收输入信号并改变输出相应状态的。