逻辑门电路抗干扰措施
时间：2023-03-13来源：佚名
|
在利用逻辑门电路（TTL或CMOS）作具体的设计时，还应当注意下列几个实际问题： 1.多余输入端的处理措施 集成逻辑门电路在使用时，一般不让多余的输入端悬空，以防止干扰信号引入。对多余输入端的处理以不改变电路工作状态及稳定可靠为原则。对于TTL与非门，一般可将多余的输入端通过上拉电阻（1～3kΩ）接电源正端，也可利用一反相器将其输入端接地，其输出高电位可接多余的输入端。对于CMOS电路，多余输入端可根据需要使之接地（或非门）或直接接VDD（与非门）。 2.去耦合滤波器 数字电路或系统往往是由多片逻辑门电路构成，它们由一公共的直流电源供电。由于电源是非理想的，一般是由整流稳压电路供电，具有一定的内阻抗。当数字电路运行时，产生较大的脉冲电流或尖峰电流，当它们流经公共的内阻抗时，必将产生相互的影响，甚至使逻辑功能发生紊乱。一种常用的处理方法是采用去耦合滤波器，通常是用10～100μF的大电容器与直流电源并联以滤除不需的频率成分。除此之外，对于每一集成芯片还加接0.1μF的电容器以滤除开关噪声。 3.接地和安装工艺 正确的接地技术对于降低电路噪声是很重要的。这方面可将电源地与信号地分开，先将信号地汇集在一点，然后将二者用最短的导线连在一起，以避免含有多种脉冲波形（含尖峰电流）的大电流引到某数字器件的输入端而导致系统正常的逻辑功能失效。此外，当系统中兼有模拟和数字两种器件时，同样需将二者的地分开，然后再选用一个合适共同点接地，以免除二者之间的影响。必要时，也可设计模拟和数字两块电路板，各备直流电源，然后将二者恰当的地连接在一起。在印刷电路板的设计或安装中，要注意连线尽可能短，以减少接线电容而导致寄生反馈有可能引起寄生振荡。 此外，CMOS器件在使用和储藏过程中要注意静电感应导致损伤的问题。静电屏蔽是常用的防护措施。 |
