ECL门的基本结构
时间：2023-03-13来源：佚名
|
由于TTL门中BJT工作在饱和状态，开关速度受到了限制。只有改变电路的工作方式，从饱和型变为非饱和型，才能从根本上提高速度。ECL门就是一种非饱和型高速数字集成电路，它的平均传输延迟时间可在2ns以下，是目前双极型电路中速度最快的。 图1是最简单的ECL门，硅BJT T1、T2、T3组成发射极耦合电路。T3的基极接一个固定的参考电压VREF，输入信号接到T1、T2的基极。输出信号由T1、T2或T3的集电极取得。
1.当输入端A、B都接低电平0（设VA=VB=0.5V）时
由于VREF=1V，因此T3优先导通，这就使发射极e的电位VE=VREF-VBE3=0.3V。对于T1、T2来说，由于 VE=0.3V,而VA=VB=0.5V,虽然基极电位比发射极电位高0.2V，但由于是硅管，仍可保证截止。这时流过Re的电流将全部由T3提供，且有IE=[VE-(-VEE)]/Re=(0.3V 12V)/1.2KΩ≈10mA。这样
由此可见，当输入为0时，T1、T2截止，输出端c1为高电平1（＋6V）；T3导通，输出端c3为低电平0(＋5V）。而且由于VB3=VREF=1V，而VC3=5V，所以T3处于放大状态而未达到饱和。
2.当输入端A、B中有一个接高电平1（设A接高电平，VA=1.5V）时 由于VA＞VREF，所以T1优先导通，这就使VE=1.5V-0.7V=0.8V，对T3来说，这时基极电位比发射极电位仅高0.2V，可以保证T3截止。流过Re的电流由T1提供，且有IE=(0.8V 12V)/1.2 KΩ=10.6mA，而
此时T1处于放大状态。由于T1和T2的发射极和集电极是分别连在一起的，所以只要A、B中有一个接高电平，都会使c1为低电平0（＋5V），而c3为高电平1（＋6V）。
由上分析可得
即ECL门的基本逻辑功能是同时具备或非/或输出，称之为互补逻辑输出。
同时，不论是哪个BJT导通，所形成的发射极电流IE都是很接近的。这个电流受输入信号控制，分别流入T1或T2或T3，就象一个开关在控制，所以ECL电路又称为电流开关型电路（CML）。 以上所述的是具有A、B两个输入端的或非电路，只要增加相同类型的BJT与T1并联，就能增加门电路的输入端数。 图1所示电路中存在的问题是，输出端的高、低电平与输入端的高、低电平电压不一致（尽管摆幅相等）如表1所示。实用上，可采用加电压跟随器等移动电平值的措施来解决。
| ||||||||||||||||||||||
