边沿触发的触发器

　　1.用两个电平触发D触发器组成的边沿触发器
　　为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。为实现这一设想，人们相继研制成了各种边沿触发的触发器电路。
　　边沿触发器特点：触发翻转控制在CP触发沿到来的一瞬间，而且将接收输入信号的时间也控制在CP触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。
　　目前已用于数字集成电路产品中的边沿触发器电路有用两个电平触发D触发器构成的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器等几种较为常见的电路结构形式。
　　2.维持阻塞边沿触发器
　　克服在CLK=1期间触发器的多次翻转现象。
　　特点： 1、上升沿触发；2、触发后电路次态同输入信号D；3、输入信号D必须先于CP上升沿前送到。
　　3.利用传输延迟时间的边沿触发器
　　在CP下降沿产生翻转，翻转方向决定于CP下降前瞬间的J、K输入信号。它只要求输入信号在CP下降沿到达之前，在G7、G8转换过程中保持不变，而在CP=0及CP=1期间，J、K信号的任何变化都不会影响触发器的输出。这种触发器比维持阻塞式触发器在数据输入端具有更强的抗干扰能力。
　　边沿触发器动作特点: 触发器的次态仅仅取决于时钟信号的上升沿（下降沿）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。
　　边沿触发器有效地提高了触发器的抗干扰能力，因而也提高了电路的工作可靠性。