时序逻辑电路的分析方法

时序逻辑电路的分析，是指已知时序逻辑电路图，通过分析确定其逻辑功能。首先由已知逻辑电路图写出触发器的驱动方程、时钟方程及电路的输出方程；然后把驱动方程代入触发器的特性方程求出电路的状态方程；进而由状态方程列写状态转换表，或画出时序图（也可做状态转换图）；最后通过对状态转换规律的分析，确定电路的逻辑功能。

上述分析方法具有通用性，它既适用于同步时序逻辑电路，又适用于异步时序逻辑电路；既可用于分析计数器电路，又可用于分析寄存器电路。