DC-DC反馈环路中分压电阻的设计

DC-DC----FB分压电阻的设计

引言：DC-DC的分压反馈调节环路是最为常见的环路网络，但是我们大都会简单的认为它是一种将电压调低至某个基准电压来实现输出电压的调节的电路。在计算得到分压比之后，如何选择合适的阻值是需要经过一定考量的，而不是随性取值。本节将简述DC-DC反馈环路中分压电阻的取值对转换器效率、输出电压精度和环路稳定性的影响。

1.功耗和效率

如图17-1所示是典型的电阻分压式反馈拓扑，FB采集分压进入EA（误差放大器）和基准电压Vref比较，所以FB是运放端会汲取一定的电流。FB的分压电阻也是一个待机功耗设计点，分压电阻取值太小，系统损耗会有所增大。同样条件下，MΩ级别分压电阻输出空载时输入电流只有十几uA，而使用十几k的分压电阻输入电流却高达上百uA，两者在负载电流为1mA时，转换效率更是相差非常大。

在高负载电流下，负载功耗远远大于电阻反馈网络的功耗，但是在低负载电流下，不同反馈电阻的效率差异更加明显，因为分压电阻网络主导了负载电流，因此要想拥有更高的轻负载效率，一种比较好的设计方法就是使用大阻值反馈电阻，如果在某个特定设计中轻负载效率并不重要，则可以在对效率无明显影响下使用较小的电阻。

对低功耗DC-DC来说，典型的电阻式反馈设计一般要求上分压电阻R1 下分压电阻R2具有非常大的总电阻，经验式为R1 R2≈1MΩ，因为这样可以最小化流过反馈分压电阻的电流。

待机功耗，DC-DC待机时EA也是在工作的，只是此时没有Rload，如果器件经常处于待机状态，那么就需要考虑如何减小待机功耗，如果器件工作时间居多，待机功耗可以忽略不计。在含电池或者对能效有要求的设备中，我们可以适当增大FB分压电阻阻值来减小设备待机功耗。

图17-1：典型的电阻分压式反馈拓扑

2.输出电压精度

根据上面所说，R1 R2的取值应该越大越好，但实际情况是，选择的电阻过大会影响DC-DC的输出电压精度，因为存在进入DC-DC反馈引脚FB的漏电流。由图17-1所示电流分径有：

再根据基尔霍夫电流定律有：

当反馈电流IFB固定不变时，IR1随着R1和R2的值增加而减小，因此分压器电阻增加也意味着进入反馈引脚的IR1漏电流百分比更大，并且IR2降低，从而产生低于预期的反馈引脚电压VFB。我们将VFB同内部基准电压Vref比较以此来输出电压，反馈电压的任何一点误差都会导致输出电压不精确。但是IFB在实际系统中并非固定不变，不同的器件均不相同，并且也随工作状态而变化。要想估算出漏电流引起的输出电压极端变化情况，需要在计算中使用IFB的最大规定值。

3.补偿器增益

图17-2：电流型运放

如图17-2为电流型运放补偿网络，其中Gm为运放跨导系数，Zf(S)为RC补偿网络函数，电流型运放的Gea(S)与R1和R2的比值有关，但电流型运放补偿器增益与R1、R2取值并无直接关联。