利用极高Δ二氧化硅的PLC连接器来开发低插入损耗高能效32×32硅光子开关

摘要

我们在300毫米绝缘体上硅晶圆的表面制造了一个32×32硅光子开关，它是通过使用配备浸没式ArF扫描仪的互补金属氧化物半导体先导线做成，并证明平均光纤到光纤的插入损耗为10.8 dB，标准偏差为0.54 dB，而片上功耗为1.9W。插入损耗和功耗分别约为1/60，并且比我们先前结果低1/4。

这些重大改进是通过芯片上波导和交叉点的设计和制造优化实现的，主要是通过采用基于超高Δ二氧化硅平面光波电路(PLC)技术的新型光纤连接器。最小串扰在1547 nm波长处为-26.6 dB，-20 dB串扰带宽为3.5 nm。此外，我们通过使用输出端口交换的元素交换机演示了低串扰带宽扩展。我们实现了14.2 nm的−20 dB串扰带宽，它是传统的基于32×32的元件开关的四倍宽。

关键词

光纤耦合，光开关，光子集成电路，硅光子，严格无阻塞的开关

一、简介

处于有效处理大量数据流的需要，市场对电信和数据通信网络系统中使用的多端口光交换器的需求非常旺盛。这种光开关的要求包括数百个交换端口、严格无阻塞的开关、快速的开关速度、紧凑的尺寸和低成本。在满足这些要求上面，硅光子学是一个有前途的平台。硅光子平台是基于互补金属氧化物半导体(CMOS)工艺，该工艺可以实现密集集成且非常均匀的光学设备，并且可以大批量生产，从而降低了成本。多个小组已经证明了基于各种拓扑的硅光子开关，包括与路径无关的插入损耗(PILOSS)，开关与选择相控阵，以及MEMS驱动的交叉点。从插入损耗、功耗和可用的电气封装技术的角度来看，在这些拓扑中，PILOSS拓扑仍然是大型端口数交换机的最佳选择之一。

之前，我们使用CMOS控制线制造了32×32 PILOSS开关，并分别基于陆地栅格阵列(LGA)插入器和脉冲宽度调制方案开发了其包装和控制技术。我们展示了通过所有(322 = 1024)条路径传输的32×32交换机的完整操作，以及大型端口数硅光子开关的可行性。但是，平均光纤到光纤的插入损耗为28.4 dB，包括14.5 dB的片上损耗和13.9 dB的耦合损耗。损耗仍然存在问题。最近我们发现，通过优化器件设计和制造工艺，可以显著降低芯片上的损耗和功耗，并展示了超低损耗的8×8开关。至于耦合损耗，我们开发了一种基于超高Δ(5.5%)二氧化硅平面光波电路(PLC)技术的光纤连接器，其模场直径与硅边缘耦合器的模场直径匹配，并且熔融拼接了高Δ光纤到标准的单模光纤。使用这种连接器，我们已经证明了32端口连接的均匀耦合损耗为1.4至1.6 dB /facet。通过采用这两种技术，有望提高32×32开关的性能。

在本文中，我们报告了一种高性能32×32 PILOSS开关，该开关的最小插入损耗为8.9 dB，片上功耗为1.9W。这些值大约是先前结果的1/60和1/4。此外，我们展示了另一个32×32开关的新结果，该开关利用输出端口交换的Mach-Zehnder(MZ)元素开关。该32×32开关的工作带宽是传统基于MZ开关的32×32开关的四倍。

图1.制成的32×32开关芯片的显微图像。

由于机器问题，我们使用金代替标准材料(Al-Cu)作为电极材料。因此，未在CMOS控制线中形成电极。 但是，它对开关性能没有影响。

二、32×32开关的制作

硅光子电路和热光移相器是在300毫米绝缘体上硅(SOI)晶圆上制造(顶部硅厚度为225 nm，掩埋氧化物厚度为3 µm)，使用了配有浸入式ArF扫描仪的CMOS控制线。

图1为所制造的10 mm×26 mm开关芯片。反锥形边缘耦合器(边缘宽度从430 nm减少到175 nm)在每一侧以50 µm的间距对齐，并通过路由波导连接到开关矩阵。开关矩阵排列在PILOSS拓扑中，该拓扑由2×2个元素开关的N×N阵列组成，中间有交叉点。对于N = 32，有1024个元素开关和961个交集。元件开关是MZ开关，每个臂上都有一个热光移相器(宽5 µm，长70 µm)，并采用方向耦合器作为3 dB耦合器。交叉口是绝热交叉口。

所有硅光子组件均设计为类似横向电(TE)的模式。在晶片制造和切割后，通过剥离法使用光刻和电子束蒸发法将300纳米厚的金电极图案化。电极垫的最小间距为180μm。

如图2所示，开关芯片将带有2112引脚0.5毫米间距LGA和超高ΔPLC光纤连接器，用使用陶瓷中介层封装制作。

图2.电气和光学封装的示意图。(a)顶视图。(b)截面图。

首先，使用金凸块和非导电胶将陶瓷中介层倒装芯片连接至Si开关芯片。然后，将连接到48个单模光纤的PLC连接器对接至Si波导，再用折射率匹配的紫外光固化胶粘合到硅芯片上，如图3所示。

图3.光学耦合部分的显微镜图像。

在PLC连接器中，单模光纤通过热膨胀纤芯技术连接到高Δ光纤。然后将高Δ纤维粘合到极高ΔPLC芯片上。由于PLC芯片的紧凑尺寸，PLC连接器的处理方式类似于传统的光纤阵列。因PLC波导的模场直径约为3 µm，为此设计了Si边缘耦合器。通过这种光耦合方法，可以在PLC芯片上集成高性能组件，并减少耦合损耗。作为一个简单的例子，在该PLC芯片上实现了从127 µm到50 µm的波导节距开关。光电封装的32×32开关安装在带有控制电子设备的印刷电路板(PCB)上。

图4显示了插入PCB上LGA插座的开关。我们确认所有元素开关都可操作。加热器电阻的平均值和标准偏差分别为395Ω和11.2Ω。作为控制电子设备，在220 mm×235 mm PCB上组装了五个现场可编程门阵列(FPGA)和缓冲IC。FPGA产生一个矩形脉冲序列(5 V振幅，重复频率为1 MHz)，其占空比可调节以调节施加到加热器的功率。加热器的响应速度约为30 kHz，这比脉冲重复频率足够慢。所有MZ开关的两个臂之间由微小的制造误差引起的相位误差都通过单独的微调电流来补偿。最佳调整电流由校准算法自动确定。

图4显示了插入PCB上LGA插座的开关。

三、实验结果与讨论

A.光纤到光纤的插入损耗

通过使用可调激光二极管(TLD)和四个八通道光功率计，评估了所有路径的光纤到光纤的插入损耗和到非目标端口的泄漏。使用偏振控制器将来自TLD的CW光调整为类似TE的偏振，然后通过PLC光纤连接器将其发射到交换芯片。PLC连接器的输入光功率为0 dBm，并将其波长调整为1547 nm，在该处串扰变为最低，如下一节所述。开关的输出光通过另一个PLC光纤连接器传输，然后进入光功率计。

图5显示了所有(322 = 1024)条路径和泄漏(322×31 = 31744)的测量的光纤到光纤插入损耗。应当指出，由于PILOSS拓扑结构，插入损耗的变化非常小。残余插入损耗的变化归因于两个原因。一种是边缘耦合器和开关矩阵之间的路由波导之间的传输长度差异。最大路径和最小路径之间的传输损耗差异估计为0.4 dB。另一个是输入侧的耦合损耗变化，因为在图5中观察到插入损耗取决于输入端口，而不是输出端口。我们怀疑高Δ光纤与PLC波导之间的位置不齐，或者高Δ光纤、PLC或Si芯片的端面不干净。泄漏小于-30 dB，可以通过优化校准算法来改善，因为手动校准可以减少泄漏。