连接器设计解决数据速率和密度挑战

随着对带宽需求的不断增加，对系统内更高数据速率的需求也在不断增加。曾经1到3Gbps，接着转向到4到8 Gbps，现在我们接近28 Gbps，并预计进入56 G。这一趋势最近被推动到DesignCon 2018，许多参展商展示了以112 Gbps运行的互连 PAM 4。

虽然数据通信和电信行业正在努力推动这些前沿的数据速率，但要实现这一性能远比说起来困难得多。设计挑战包括PCB上的路由复杂性，以及对更高层数的潜在需求。对于更长的走线长度，可以采用具有较低介电常数和重新定时器的更具奇特性的PCB材料，以减轻降级信号损失。所有这些因素都会增加系统成本。

除了材料和成本之外，设计师还经常面临成品尺寸减小的挑战。移动和手持设备的激增推动了这一趋势，以及电信、高功率计算机、医疗设备、航空航天和国防，甚至工业应用等行业的新要求。

此外，新的高数据速率芯片组(当然设计为产生尽可能少的热量)仍然产生热量。这些通常需要更多更大的散热器，这进一步使设计困境复杂化。

显然，对更小、更高带宽PCB的不断增长的需求推动了互连行业的研发。微间距和高速互连系统的销售稳步增长。有趣的提醒是大多数高速互连也是微间距。但是，互连的间距越小，实现更高带宽就越困难。

更小更紧的间距互连系统带来了一系列新的电气挑战，例如串扰和插入损耗。这主要是由于一个差分对与下一个太接近，从而减少了布线空间，减少了接地引脚。

与许多设计挑战一样，有几种方法可以解决这个问题：