新式DRAM存取技术倍增超频性能

本文作者曾经为电脑主机板製造公司撰写关于自动超频(overclock)的BIOS，发现微处理器由于受限于主记忆体的性能而必须降低时脉频率来维持电脑系统的稳定性，因而探索一种可提升DRAM单元存取速度的新技术。

无疑地，微处理器的时脉频率可以透过许多方式大幅增加，但却受限于主记忆体的性能而必须降低其时脉频率来维持电脑系统的稳定性。本文透过对于静态随机存取记忆体(SRAM)单元缩减佈局面积的研究，提出一种新的存取技术，可望提升动态随机存取记忆体(DRAM)单元的存取速度。

超频与记忆体的关联性

提升供应电压以及降低环境温度有助于增加微处理器、晶片组、主记忆体的时脉频率，这是对于电脑系统执行超频(overclock)的实体特性;微处理器、晶片组、主记忆体、主机板的整体电路设计，则是用于执行超频的硬体特性。此外，维持作业系统(OS)以及应用程式在执行时的稳定性，是在超频之后的软体特性。

在超频进行中，某些应用程式会有频繁的数学计算以及大量的资料存取，这时可能发生超过晶粒封装材料或外部散热装置的散热效率，因此需要自动超频的技术来监视系统以及调整时脉频率。另一种自动超频是为了确认哪些安装在主机板上的微处理器、晶片组、主记忆体搭配的外部散热装置能够达到超频极限。当基本输入输出系统(BIOS)的程式码加入这一自动超频的功能时，个人电脑(PC)就不必进入OS，也就是不必接上任何磁碟机，就能迅速获得超频的极限值，并且减少磁碟机的磨损。

由于微处理器对于週边装置的资料存取会透过主记忆体来处理，所以主记忆体的稳定性影响着微处理器的执行，即使能够对微处理器进行超频也必须拥有可配合大幅超频的主记忆体，这就是超频记忆体模组的用途。

资料传输介面

单倍资料速率同步动态随机存取记忆体(SDR SDRAM)资料传输介面主要针对DRAM的存取特性，因为DRAM需要经由更新作业来维持储存状态，并且在读取期间需要额外执行回写作业;虽然在写入期间没有额外的作业，但也需要一段时间才能完成储存，这也相当于执行回写作业的时间。由于DRAM的写入以及回写时间皆远大于高速微处理器内部的时脉时间，所以SDRAM根据这样的存取特性而设计资料传输介面的各种讯号与作业程序。SDRAM在发展至双倍资料速率(DDR)之后的性能价格比皆优于其它资料传输介面(如Rambus DRAM;RDRAM)。如今，DDR SDRAM又区分为标準型以及行动型。

图1显示SDRAM的简要功能方块图，行位址选通讯号(CAS#)是根据预充电而设计的延迟控制讯号，亦即无预充电则不必分时控制列位址选通讯号(RAS#)、CAS#。差动时脉讯号(CLK, CKE)的频率是基于微处理器的工作时脉，资料遮罩讯号(DQM)对应差动时脉讯号的边缘;这些讯号用于进行同步传输作业。对于感测放大器以及写入驱动器的配置规划，通常根据外部资料匯流排的位元宽度而设计相同的数量，然而，可以导入平行存取的方法来增加存取效率，因此增加了行位址的位元宽度以选择同列不同行的感测放大器与写入驱动器。这种方法产生了丛发模式(burst mode)以及同列存取，但并不会增加存取速度，并且还要进行同步传输作业，所以需要资料暂存器。

图1：SDRAM的简要功能方块图

图2显示SDRAM的命令序列，主要参考美光科技(Micron Technology)产品型号为MT48H8M16LF (Mobile SDRAM)的规格表而来。在各命令序列之中，最单纯的命令序列是单一读取以及单一写入，由此可清楚SDRAM的基本作业规则。在图中所表现的命令序列是先执行预充电(PRE)，然后活化(ACT)，最后执行读取或写入存取(RD或WR)，如此循环。

图2：SDRAM的命令序列：单一读取或单一写入

图中，时脉时间(tCK)是从此次时脉边缘至下次时脉边缘为止的时间。列位址选通预充电时间(tRP)是从PRE命令至ACT命令为止的时间。列位址选通至行位址选通延迟(tRCD)是从ACT命令至RD命令或WR命令为止的时间。行位址选通潜伏(CL)是从RD命令开始等候一段时间，并且以tCK为基本单位，然后乘上倍数。写入时间(tWR)是从WR命令至PRE命令为止的时间;另外还可以tCK为基本单位，然后乘上倍数，如同行位址选通潜伏的计时方法，因此命名为行位址选通写入潜伏(CWL)。列位址选通时间(tRAS)是从ACT命令至PRE命令为止的时间。更新命令时期(tRC)是从这次ACT命令至下次ACT命令为止的时间。

DDR SDRAM在PC上的主要设定参数是tRP、tRCD和CL。对于超频记忆体模组的性能则要额外考虑时脉时间与写入时间的最小值，另外就是供应电压的最大值。