FD-SOI：芯片制造工艺向10nm技术节点发展的最佳选择
|
按照摩尔定律，芯片可容纳的晶体管数量每两年提高一倍。然而，摩尔定律不只是在同一颗芯片上将晶体管数量增加一倍的技术问题。摩尔定律暗示，随着芯片集成密度翻倍，功耗和性能都将会实现大幅度改进。在过去50年里，半导体工业一直按照摩尔定律发展，因为芯片的三个要素——价格、功耗和性能始终是在联动。 在可预见的未来，半导体工业虽然能够继续证明摩尔定律的正确性，但是，当发展到当今最先进的28纳米技术节点以下时，却遭遇逆风阻挡前进步伐，因为在28纳米以后，技术复杂程度和制造成本都将大幅提升。综合考虑价格、功耗和性能三个要素，全耗尽型绝缘层上硅(FD-SOI)是芯片制造工艺向10纳米技术节点发展的最佳选择。 对于芯片制造商、终端产品厂商和消费电子厂商，FD-SOI符合摩尔定律的三个要素的要求，而且是一个经过市场检验的解决方案，因为28纳米FD-SOI制造工艺现已投入量产。目前意法半导体正在部署14纳米的FD-SOI技术，预计2015年后投入量产，而10纳米FD-SOI技术还处于研发阶段。 最终，成本是任何制造工艺能否带来投资收益的决定性因素。与传统的基板(bulk)CMOS制造工艺相比，FD-SOI是一项全新的技术，所用的晶片也稍贵，但是，更为简单的结构使其成为30纳米以下的技术节点中成本效益最高的制造工艺。如果采用28纳米技术制作一颗晶片，在相同的选件和金属层条件下，FD-SOI需要38个掩模，而某些基板CMOS则需要多达50个掩模。FD-SOI缩减制造工序15%，缩短交货期10%，这两大优点可大幅降低成本。此外，掩模数量和制造工序减少有助于提高产品良率，从而进一步降低成本。 与FinFET技术相比，FD-SOI的优势更为明显。FD-SOI向后兼容传统的成熟的基板CMOS工艺。因此，工程师开发下一代产品时可沿用现存开发工具和设计方法，而且将现有300mm晶片制造厂改造成FD-SOI晶片生产线十分容易，因为大多数设备可以重新再用。 显然，在10纳米节点以上遵从摩尔定律的制造工艺中，FD-SOI遭遇的技术和成本阻力最小。消费电子厂商等原始设备制造商受摩尔定律影响数十年，期待半导体厂商在相同价格下提高芯片性能，若价格降低则更好，除非情况极其特殊，否则设备厂商不可能接受高价格。问题的关键是FD-SOI能否兑现承诺。除价格优势外，采用最先进技术的FD-SOI还能改进性能和功耗，以满足不同应用领域的终端用户的需求，例如，消费电子、基础设施，甚至还有想象不到的未来应用。 除“更简单”外，晶体管性能强大是FD-SOI与生俱来的优势，击穿正向体偏压(FBB)和更宽的电压调节范围更是其独一无二的特性。简单地说，在芯片性能固定时，FBB和更宽的电压调节范围可降低功耗，或者当功耗固定时，FBB可提高芯片的性能。实际上，FBB在一个晶体管内再形成一个晶体管，这种管内管技术只有FD-SOI才能实现，而FinFET则无法做到。 FBB特性将会给采用FD-SOI系统芯片的消费电子产品带来巨大的好处，在试图充分利用频率固定组件和高性能组件以及不同工作模式的应用设计中，FD-SOI芯片的动态优调功能可使性能和功耗达到最佳状态。 |
