基于DSP的数字存储示波卡的设计方案
|
随着大规模集成电路的不断发展，功能强大的DSP数字信号处理器的实时性越来越强。DSP凭借其强大的数字信号处理能力，为数字示波器的数据采集系统的实现提供了一个可靠而又实用的平台，并且提高了数字存储示波器的采样速率、存储深度、波形捕获能力等指标。 本文描述的数字存储示波卡是一种基于DSP的双通道数字存储示波器。该示波器采用的是TI公司的TMS320F2812芯片，它具有高速的数字信号处理能力和滤波功能以及实时、大容量波形存储、快速的信号处理等特性。并且本数字存储示波器具有便携、操作简单、精确度高、采样速率大等优点。 2.总体设计 数字示波器主要由前端稳压处理电路、AD转换电路、集成于FPGA芯片的NIOS系统及各种控制电路和SDRAM、各种键盘和LCD接口等组成。其中DSP芯片作为后端处理的核心使用的是TI公司的TMS320F2812.它是32位定点DSP芯片，内含128K*64位的片内Flash存储器18K*16位的数据/程序存储器以及4K*16位的Boot Rom,FPGA芯片作为前端采集控制处理器，使用的是Altera公司的EP2C5Q208,它是Cyclone系列的一款低成本FPGA芯片拥有多达119808bit的内部RAM,4608个逻辑单元，支持Altera公司的NIOSII及SOPC,可满足设计要求。
如图1所示，被测信号首先从通道1或通道2,由于两个通道接收到的模拟信号的幅值处于不稳定状态，必须经过调理电路处理成A/D转换电路可以接收的电压范围，否则会引起非常严重的后果。A/D转换电路可以把调理后的模拟信号经过采样、保持、量化、编码等过程后转换成数字信号，在S D R A M控制器的作用下送入F P G A芯片。在FPGA内置的NIOS的总体控制下，利用内部的FIFO进行缓冲和相应的数据处理。 在本设计中，DSP是整个示波卡数据处理和显示的核心，进行主要的数据处理，并且输出处理结果和相应的控制信号。FPGA在DSP发出的控制信号的作用下进行工作。DSP是一种高速的数字信号处理器，经过FPGA处理并保存于缓冲存储器中的数据，在DSP控制信号作用下，将数据送入SDRAM中的原始缓冲区中。再经过DSP各种差值和滤波等算法的处理后，送入示波卡的显示缓冲区，用于在LCD屏上的波形显示。 2.1 前端调理电路和A/D采样的设计 一般A / D芯片允许输入的电压幅度都是固定的(-0.5v~ 0.5v)，由各种信号的衰减和放大以及电压偏置网络组成的预处理电路，负责把前端接收到的不稳定的模拟信号经过方法和衰减之后，稳定在允许输入的电压范围内。总体来说，前端预处理电路由两部分组成，一是由继电器和RC共同组成的衰减网络，既可以避免信号的失真又可以方便数字存储示波卡的基准调节;二是由两片运放AD8008组成的阻容匹配网络和驱动放大电路。AD8008是具有双通道、高性能、电流反馈型放大器，其具有超低失真和噪声特性，带宽为650MHz,并且具有宽电源电压范围(5V~12V)。
数据采集的核心是A/D转换功能。虽然DSP芯片本身具有A/D转换的功能，但是为了提高其工作速度，本设计采用两片AD9288完成模数转换的工作。在采样时钟的控制下，构成180度相位差，满足200MS/s采样速率。 AD9288是一款双核8位单芯片采样模数转换器，内置片内采样保持电路，具有低成本、低功耗、小尺寸和易于使用等特性。AD9288采用100MSPS转换速率工作，在整个工作范围内都具有出色的动态性能。AD9288的输出为二进制码，送入FPGA存储模块后，可直接存储。每个通道均可以独立工作，最高可达475MHz模拟带宽，可以使双通道并行工作。 2.2 触发电路 触发电路是信号采集系统的重要功能电路，其基本功能是提供一个稳定的触发相位点，用作水平扫描时基的时间参考零点，使波形在显示屏上稳定显示。本采集电路设计实现了一个周期和被测信号相关的触发脉冲信号，控制ADC数据采集。 触发电路的核心部件是高速电平比较器，本采集电路中选用的是AD96685芯片和LT1713芯片。触发电路如图3所示。TrigLevel信号是迭加了源信号低频分量的比较电平，Ref是参考电位，Trig Source信号是被触发的源信号。通过改变Trig Level信号的电平值，实现触发电平的调节。通过LT1713比较整形后输出一对ECL差分时钟TrigP和TrigNP,再经过电平转换后送入FPGA内触发器。
|
