东微半导体基于碳化硅实现高耐压半导体器件制造方案

portant;">由于碳化硅具有不同于传统硅半导体材料的诸多特点，其能带间隙为硅的2.8倍，绝缘击穿场强为硅的5.3倍。因此在高压功率器件领域，碳化硅器件可以使用相对于硅材料更薄的外延层来达到传统硅器件相同的耐压水平，同时拥有更低的导通电阻。

portant;">目前，利用碳化硅制备沟槽功率器件的主要问题在于，在器件运行时会有很大的电场施加在栅极沟槽内的栅介质层上，这使得栅极容易被击穿，影响了器件的耐压。

portant;">因此，为了提高半导体器件的耐压性能，东微半导体在2020年11月16日申请了一项名为“半导体器件的制造方法”的技术方案（申请号：202011280137.9），申请人为苏州东微半导体股份有限公司。

portant;">根据该专利目前公开的相关资料，让我们一起来看看这项技术方案吧。

portant;">

portant;">如上图，为制作该半导体器件的衬底结构，该半导体衬底包括依次层叠设置的第一n型半导体层20、第二n型半导体层21、p型半导体层22和第三n型半导体层23。其中，第一n型半导体层作为半导体器件的n型漏区，由碳化硅层所构成。

portant;">对于该衬底，会在其上进行光刻和刻蚀，从而在半导体衬底内同时形成交替间隔设置的栅极沟槽和源极沟槽。栅极沟槽的底部和源极沟槽的底部均位于第二n型半导体层内，源极沟槽的宽度大于栅极沟槽的宽度。

portant;">而对于功能区域的划分，栅极沟槽和源极沟槽之间的p型半导体层作为半导体器件的p型体区，栅极沟槽和源极沟槽之间的第三n型半导体层作为半导体器件的n型源区。