555定时器集成芯片引脚图及引脚功能

有关555定时器的小知识，介绍下555定时器集成芯片引脚图，以及555定时器集成芯片的八个引脚功能，比如1脚为外接电源负端VSS或接地，2脚低触发端TL，一起来了解下。

一、555定时器集成芯片引脚图

引脚图如下：

555定时器是一种模拟电路和数字电路相结合的中规模集成电路，逻辑功能比较强，内部的比较器灵敏度较高。

其采用差分电路形式，构成的多谐振荡器的振荡频率受电源电压和温度的影响很小，可以方便的组成各种电路。

二、555定时器集成芯片引脚功能

1脚：外接电源负端VSS或接地，一般情况下接地。

2脚：低触发端TL，该脚电压小于1/3 VCC时有效。

3脚：输出端OUT。

4脚：直接清零端RST。当此端接低电平时，时基电路不工作，此时不论TL、TH处于何电平，时基电路输出为“0”，该端正常工作时应接高电平。

5脚：CO为控制电压端。若此脚外接电压，则可改变内部两个比较器的基准电压，当该脚不用时，需要将该脚串入一只0.01μF（103）瓷片电容接地，以防引入高频干扰。

6脚：高触发端TH，该脚电压大于2/3 VCC时有效。

7脚：放电端。该端与放电管T的集电极相连，用做定时器时电容的放电引脚。

8脚：外接电源VCC，双极型时基电路VCC的范围是4.5-16V，CMOS型时基电路VCC的范围为3-18V，一般用5V。