CMOS集成逻辑门电路型号及其使用常识，引脚识别及其安全操作的方法
时间：2023-03-09来源：佚名
|
除了三极管集成电路以外，还有一种场效应管组成的集成电路，这就是MOS电路。MOS集成电路按所使用的管子不同，分为PMOS电路、NMOS电路和CMOS电路，这里主要介绍应用最多的CMOS集成门电路。
1．CMOS集成逻辑门电路
（1）CMOS与非门
如图所示为集成四-二输入与非门CC4011的外形图和外引脚排列图。其逻辑表达式为
 。 （2）CMOS或非门
如图所示为集成四-二输入或非门CC4001的外形图和外引脚排列图。其逻辑表达式为
 。 2．CMOS数字集成电路的特点
CMOS数字集成电路主要有如下特点。
（1）静态功耗低
电源电压 =
 5 V时，中规模数字集成电路小于25 ~100 。（2）工作电源电压范围宽
对电源电压基本不要求稳压，CC4000系列的电源电压为3 V~15 V，HCMOS电路为2 V~6 V。
（3）逻辑摆幅大
输出的低电平接近为0 V，输出的高电平接近于电源电压。
所以，输出逻辑电平幅度的变化接近电源电压。（4）噪声容限大
高低电平噪声容量一样大，为30%且随着电压的提高而增大。
（5）输入阻抗高
在正常工作电源电压范围内，输入阻抗可达以
 上。因此，其驱动功率极小，可忽略不计。（6）扇出系数大
CMOS门电路带负载能力强且仅受负载电容的限制，输出端可带50个以上的同类门电路。
3．CMOS门电路使用注意事项
（1）测试CMOS电路时，禁止在CMOS本身没有接通电源的情况下输入信号。
（2）电源接通期间不应把器件从测试座上插入或拔出；电源电压为3 V~5 V，电源极性不能倒接。
（3）焊接CMOS电路时，烙铁容量不得大于20 W，并要有良好的接地线。
（4）输出端不允许直接接地或接电源；除具有OC结构和三态输出结构的门电路外，不允许把输出端并联使用以实现线与逻辑。 （5）同TTL门电路一样，多余的输入端不能悬空，与门的多余输入端应接电源，或门的多余输入端应接低电平或 。也可将多余输入端与使用输入端并联，但这样会影响信号传输速度。 |
