PLD结构

PLD器件是指早期出现的可编程ASIC器件。PLD一般采用“与”和“或’’阵列结构，该结构不受标准系列器件在逻辑功能上的限制。因为任何一个逻辑表达式均可根据逻辑代数简化为与或表达式。PLD结构框图如图1所示。PLD的基本结构是由一级与逻辑电路与一级或逻辑电路来实现。输入变量经过输入缓冲求反，产生互补的输入信号后，被送到与阵列和或阵列，得到所需的乘积项，然后从具有多种输出方式的输出结构输出。输出端口往往带有三态门，通过三态门控制数据直接输出或反馈到输入端。通过对与、或两种逻辑阵列进行编程，实现芯片所需的逻辑功能。

图1 PLD结构框图