PCB电路设计经验

高速时钟和高速信号处理：
如果空间允许，在两条平行线之间加一条地线，以防止信号串扰；每个同步芯片应有独立的时钟驱动，不选择双向驱动芯片（如245）作为时钟驱动芯片，以免引起时钟相位抖动；
包地处理：对于高速的时钟或者高速信号线，可以布在两个相邻的GND层之间或者相邻的GND与Power之间，即带状线类型，同时在信号线周围用地线GND加布防护带；

CLK或其他高速信号不要跨接不同的参考层分区，以保证整条传输线有一个稳定的参考平面和稳定的传输线特征阻抗。当这种要求无法保证时，需要在跨区处的两个参考层上串联一个电容，为高速信号线提供回流路径；减少高速信号的换层布线次数，以减少传输线过孔数量和参考平面的稳定性。当这种要求无法保证时，可以在过孔处打一些GND过孔，以便提供一个畅通的回流路径；FPGA的PLL专用引脚需要使用独立的电源，以减少向其他电源引入谐波噪声；同一差分线对布在同一层，平行等长，线对之间不要增加GND布线、铜皮或过孔；不同的差分线对之间用地隔开，或走在不同层上；

【设计原则】：PCB布局设计时，应充分遵守沿信号流向直线放置的设计原则，尽量避免来回环绕。

【原理分析】：避免信号直接耦合，影响信号质量。
【设计原则】：多种模块电路在同一PCB上放置时，数字电路与模拟电路、高速与低速电路应分开布局。

【原理分析】：避免数字电路、模拟电路、高速电路以及低速电路之间的互相干扰。
【设计原则】：当线路板上同时存在高、中、低速电路时，应该遵从下图中的布局原则。

【原理分析】：避免高频电路噪声通过接口向外辐射。
【设计原则】：存在较大电流变化的单元电路或器件（如电源模块的输入输出端、风扇及继电器）附近应放置储能和高频滤波电容。

【原理分析】：储能电容的存在可以减小大电流回路的回路面积。
【设计原则】：线路板电源输入口的滤波电路应应靠近接口放置。

【原理分析】：避免已经经过了滤波的线路被再次耦合。
【设计原则】：在PCB板上，接口电路的滤波、防护以及隔离器件应该靠近接口放置。
【原理分析】：可以有效的实现防护、滤波和隔离的效果。

【设计原则】：如果接口处既有滤波又有防护电路，应该遵从先防护后滤波的原则。
【原理分析】：防护电路用来进行外来过压和过流抑制，如果将防护电路放置在滤波电路之后，滤波电路会被过压和过流损坏。
【设计原则】：布局时要保证滤波电路（滤波器）、隔离以及防护电路的输入输出线不要相互耦合。
【原理分析】：电路的输入输出走线相互耦合时会削弱滤波、隔离或防护效果。
高速PCB设计- PCB布局设计
【设计原则】：晶体、晶振、继电器、开关电源等强辐射器件远离单板接口连接器至少1000mil。

【原理分析】：将干扰会直接向外辐射或在外出电缆上耦合出电流来向外辐射。
【设计原则】：为IC滤波的各滤波电容应尽可能靠近芯片的供电管脚放置。

【原理分析】：电容离管脚越近，高频回路面积越小，从而辐射越小。
【设计原则】：PCB走线不能有直角走线。